什么是 Co-Packaged Optics（CPO）？工作机制、优势与课题详解

2026.04.07

Co-Packaged Optics（CPO，共封装光学）是一种把交换 ASIC、GPU 等高性能芯片与光引擎（收发功能）集成在同一封装中的架构，旨在突破电气布线带来的 I/O 极限。

AI 集群和大型数据中心对带宽的需求迅速扩大，而功耗、封装密度、可靠性和可维护性之间容易形成权衡。CPO 因此被视为有力的解决方案之一。本文系统介绍 CPO 的背景、工作机制、组成、与可插拔光模块的区别、优势、课题、标准化趋势和未来展望。

CPO 受到关注的背景：AI 与数据中心的 I/O 壁垒

随着 AI 工作负载扩大，限制系统效率的不再只是芯片算力，机架内外的 I/O 也在功耗、密度和带宽方面成为瓶颈。网络速度越高，从芯片到前面板之间的电气传输损耗越大，所需补偿电路越多，I/O 逐渐成为主要的耗电与发热来源。

在 AI 集群中，即使提高 GPU 算力，如果数据交换所需的 I/O 阻塞，整体效率仍会下降，甚至出现增加功耗却无法加快训练的情况。CPO 不再以长距离高速电气布线为前提，而是在芯片附近完成光电转换，从而同时缓解损耗、补偿与封装密度问题。

电气 I/O 的极限以及功耗与机架密度课题

高速 SerDes 每提升一代，通过铜走线传输相同距离都会变得更困难。插入损耗增加后，仅靠发送端预加重和接收端均衡器往往不足，还需要加入 retimer 或 DSP 等补偿模块。

这些补偿模块虽然用于维持信号传输，但功耗会随通道数量累积，发热也随之增加。I/O 功耗上升会加重散热设计负担，并限制每个机架的封装密度。前面板的笼体、连接器及铜走线也占用面积和高度，使外部可提供的总带宽受到物理密度限制。

GPU 间通信和交换带宽扩张带来的瓶颈

在大规模 AI 训练中，多块 GPU 需要频繁交换数据。当接近 all-to-all 的通信增加时，网络带宽和延迟会直接影响训练时间，GPU 容易因等待通信而停顿。

端口速率正向 800 Gb/s、1.6 Tb/s 级发展，但前面板光模块数量、模块功耗与发热，以及布线复杂度也成为系统约束。真正的瓶颈往往不是光本身，而是芯片到光模块之间的电气区段、用于补偿的电路及前面板密度。CPO 将这些关键部分移到封装附近，用短距离电气连接与高密度光连接重新设计系统。

CPO 的工作机制：将光引擎集成到封装中

CPO 的核心，是把电信号转换为光信号的位置移至芯片附近或同一封装内，尽可能缩短铜布线，从而同时降低损耗、补偿电路需求和功耗。

传统可插拔方案中，信号从 ASIC 经电路板走线和连接器到达前面板模块，之后才进行电光转换。这意味着最高速信号必须在损耗较大的铜走线上传输一定距离。CPO 则在封装内连接 ASIC 与光引擎，使高速电气区段变得极短。

这里不只是把光学器件放得更近，而是改变“哪里使用电、从哪里开始使用光”的边界。边界一旦改变，功耗、散热、密度、测试和维护条件也会整体改变，因此 CPO 属于架构层面的转变。

电光转换点改变的意义

可插拔结构中的高速 I/O 会受到走线损耗、反射和串扰影响，系统需投入额外电路、功耗与面积来保证裕量。CPO 在 ASIC 附近完成 E/O 转换，出封装后主要使用光纤传输。光纤可低损耗承载高带宽，也有助于缓解铜布线与前面板密度限制。

转换点靠近芯片后，容易增加延迟的补偿电路和长走线也会减少。单个环节的延迟或许很小，但在大型集群中会与同步和拥塞效应叠加，因此 CPO 的价值会随着系统规模扩大而更加明显。

缩短 SerDes 距离带来的损耗和信号完整性改善

SerDes 到光引擎的电气走线缩短后，插入损耗、反射点和串扰都会减少，从而有机会降低达到相同误码率所需的均衡量和 retimer 数量。

信号完整性（SI）改善不仅简化设计，也会扩大运行裕量，提升对温度、制造偏差和老化的耐受性。减少补偿模块还能降低发热源；由于温度也会影响光学性能，电气侧损耗下降还会间接提升光学侧稳定性。

CPO 的架构与构成要素

CPO 并非只把光器件放进封装即可实现，还需要光子集成电路（PIC）、电气控制与驱动电路、光源，以及高良率的封装与耦合技术协同优化。任何一个环节不足都会限制综合性能。

CPO 还会改变网络设备整体结构，包括前面板功能、光纤布线、管理接口、测试方法和故障定位流程。因此，需要从系统而不是单一部件的角度，同时处理功耗、温度、光耦合损耗、信号质量、制造偏差与维护。

硅光子（SiPh）与光调制器

硅光子技术在硅上集成波导、耦合器、调制器和光电探测器等功能，是实现小型化光路与光处理的基础。CPO 需要高密度、多通道连接，因此通常以 PIC 集成为重要前提。

调制器用于把电信号加载到光上，代表性方式包括马赫—曾德尔调制器（MZM）与环形调制器。MZM 通常更易实现宽带和线性，但尺寸、损耗和驱动条件较为关键；环形调制器有利于小型化和低功耗，但对温度敏感，共振控制也更复杂。

具体选择取决于目标带宽、允许损耗、温度环境及控制电路复杂度。由于 CPO 封装内的温度分布不易预测，应尽早确定是采用耐温度变化设计，还是包含主动温控的方案。

激光器方案与噪声特性：RIN 与线宽

CPO 光源大致可分为外置激光器（ELS）向封装供光，以及在封装上或芯片上配置激光器两类。ELS 有利于更换和热隔离，但会增加耦合损耗与光路复杂度，使光功率预算设计更困难。

封装上或芯片上光源可缩短激光器与 PIC 之间的光路，便于高密度集成，但激光器对温度敏感且可靠性要求高，需要重视冷却与保护。由于邻近电气芯片会产生大量热，抑制热串扰是成立条件之一。

光源评估中，相对强度噪声（RIN）和输出稳定性会影响 IM-DD 接收系统的信噪比与误码率；激光线宽在相干传输或高波长选择性结构中尤其重要。所需性能取决于调制方式、探测器、DSP 与传输距离，必须从整个链路而非光源单体进行评估。

减少电气布线与连接器带来的节能效果

CPO 节能的本质并不是“光器件本身功耗低”，而是减少需要用电气手段勉强维持高速传输的部分。长距离板级走线、连接器、笼体、retimer 与 DSP 等附加要素越少，系统 I/O 总功耗越低。

同时，热源的位置与密度也会改变。原本集中在前面板的发热移向封装附近后，散热设计思路也需调整，因此功耗评估必须结合系统热设计。连接器减少还能提高布线自由度和端口密度，对未来更高带宽系统具有长期价值。

与传统方案的区别：同 OSFP 等可插拔光模块比较

可插拔光模块（OSFP、QSFP-DD 等）的优势，是现场更换方便、供应商易于分离，并拥有成熟的运维方式和供应链。其局限是速度越高，维持 ASIC 到模块之间电气传输所需的功耗、散热和前面板密度越难控制。

CPO 将这些重负载部分吸收到封装侧，以高密度、低损耗的光连接重新设计系统。但集成度越高，制造、检测和维护越困难，故障影响范围也可能越大。因此，CPO 并非在所有场景中取代可插拔模块，而是在前面板密度或 I/O 功耗成为主导约束时尤其有效。

损耗、功耗与封装约束出现在哪里

可插拔方案的主要损耗来自 ASIC 到前面板之间的铜走线和连接器。随着速率提高，波形补偿所需的 retimer 与 DSP 会增加，其功耗和发热成为系统限制，前面板也受笼体和散热空间约束。

CPO 虽能减少这些问题，但约束会转移到封装内，例如光耦合良率、封装内温度分布、光源处理、故障定位与可更换性。选择方案时，需要明确损耗和功耗位于何处，并从系统要求反推。若只关注节能，可能因维护性或供应风险而提高总体拥有成本。

CPO 的优势：性能、功耗与可扩展性

CPO 的价值不仅是降低功耗，也包括提升带宽密度、减少延迟因素，以及为未来扩展预留空间。其最大优势，是不再依靠长距离铜走线维持高速 I/O，从而在降低 I/O 功耗与热负荷的同时，在相同机箱尺寸内实现更高总带宽。

补偿电路减少后，延迟来源也随之减少。若未来的物理限制先出现在前面板密度，CPO 还能通过提高光连接布线和密度的设计自由度，为下一代系统扩展提供路径。

改善能源效率（pJ/bit）的目标

I/O 效率常以 pJ/bit 表示，即以更少能量传输相同带宽。CPO 通过缩短铜走线，减少所需补偿量及 DSP、retimer 数量，是改善 pJ/bit 的重要原因。

比较时必须统一功耗边界。光源是否由系统共享、是否计入模块，都会改变表面上的 pJ/bit。应同时考虑电气接口、光引擎、激光器、控制电路和冷却功耗。目标值也不应只看实验室峰值，而应以包含量产偏差与工作温度的实际数值为准。

CPO 的课题：封装、可靠性与可维护性

CPO 因高度集成而在制造、检测、散热和现场运维方面带来新的困难。除性能外，良率、测试方法和故障影响范围都会左右采用决策。光学特性对温度和耦合状态敏感，与高发热电气芯片共存时，需要同时优化热与光。

此外，CPO 难以像可插拔模块那样快速现场更换。为了避免平均修复时间（MTTR）恶化，需要从架构上考虑冗余和模块划分。

对准、检测与量产性的门槛

CPO 需要把光纤阵列等外部光路与 PIC 高精度耦合，对准是量产中的重要课题。若能使用无源对准，量产性较高；容差严格时则需主动对准，时间与成本都会增加。

封装完成后才发现不良会造成较大损失，因此应预先检测各裸片和光引擎，确保为 known-good，或在工序中设置测试点。量产更看重重复性而不是单次最高性能，能否实现便于自动检测的设计，是商业化的重要分水岭。

温度管理：激光器温度、SerDes 功耗与冷却

高发热电气芯片与温度敏感的 PIC、激光器距离很近，容易产生热串扰。温度变化可能引起环形调制器共振偏移、激光器输出变化等，消耗链路裕量，并增加温控电路功耗，甚至抵消部分节能效果。

应把均热器、冷板等冷却机构与光器件布局和隔热结构一体设计，并进行包含机箱、风量或冷却液在内的系统级热分析。

不可更换问题与冗余设计

CPO 将光引擎集成到封装中，故障时可能需要停止或更换整个交换设备。问题不仅是 MTTR 变长，也会影响运维流程、备件策略和维护人员技能。

可考虑使用冗余通道和冗余光源吸收故障，将更易影响可靠性的光源作为外置激光器分离，或按可维护性划分模块。关键是从不能停机的系统要求出发，决定哪些功能集成、哪些功能分离。

标准化趋势：OIF 与 IEEE 的关注点

CPO 普及需要对电气接口、光接口、管理和测试方法进行标准化，以支持多供应商互操作。OIF 正在制定共同封装框架、3.2T 光模块及外置激光器 ELSFP 等规范。IEEE 802.3 主要规定以太网链路速率以及电气、光学接口要求，并不是统一标准化整个 CPO 封装的组织，两者的范围需要区分。

CPO 集成部件后，接口容易黑盒化，可能带来供应商锁定风险。标准化工作的重点包括电气连接、光连接、管理监视以及测试验证程序。在标准尚未成熟时，即使都称为 CPO，不同产品的实现边界也可能不同，应确认哪些部分可互操作，哪些仍为各厂商独有。

未来展望：相干 CPO 与 Chiplet 集成

未来交换容量进一步扩大后，系统需要更高带宽密度和更低 pJ/bit。CPO 可能向更高集成度的光电融合发展，使实现中心从模块转向封装。

一个方向是引入相干技术。相干方案会增加 DSP 等复杂度，但可提高传输距离和链路条件的自由度，在数据中心连接方式多样化时可能发挥优势。另一个方向是 Chiplet 与 3D 封装，把光 I/O Chiplet 和交换 ASIC 置于同一封装中，使不同功能可采用各自适合的工艺，在成本与良率之间取得现实平衡。

CPO（Co-Packaged Optics）要点总结

CPO 出现的背景，是高速电气 I/O 逐渐接近极限，补偿电路功耗和前面板密度成为瓶颈。其核心是把电光转换点移至芯片附近，缩短铜走线，从而改善信号完整性裕量，并有机会减少 DSP、retimer 等附加部件。

另一方面，CPO 也面临光耦合量产性、测试难度、热串扰和可更换性下降等集成课题。导入时，不能只评估 pJ/bit 和带宽密度，还需要结合良率、运维设计、冗余和供应风险，判断总体拥有成本。

随着相干技术、Chiplet 和 3D 封装发展，CPO 将进一步演变为系统级 I/O 架构。评估的第一步，是明确自身瓶颈主要位于功耗、密度还是维护，并判断 CPO 在什么条件下真正有效。