什么是1.4 nm世代晶圆？量产时间及其意义

2026.01.06

1.4 nm（A14）世代作为继2 nm之后的先进逻辑制程而受到关注。本文将梳理“1.4 nm晶圆”的含义、预计量产时间、所需制造技术，以及AI需求带来的竞争格局。

制程节点名称并不直接代表某一条实际线宽，但仍是理解性能、功耗、密度、设计方法和投资规模的重要线索。阅读相关新闻时，应区分已经确定的计划与尚未确定的预测。

1.4 nm（A14）与2 nm的区别

“1.4 nm晶圆”并不是指300 mm等晶圆本身发生了特殊变化，而是指在晶圆上采用1.4 nm世代的设计规则和制程制造电路。重点在于曝光、成膜、蚀刻、检测、晶体管结构和设计技术构成的整体体系。

从2 nm进入1.4 nm后，单位面积内可集成更多电路，但工艺容差更严、成本和量产难度也更高。先进节点越来越依赖设计、制造和先进封装的协同优化，而不是单独依靠某一道工序。

现代节点名称已不再像过去那样直接对应栅长等单一尺寸，而更接近一个“世代名称”，综合反映性能、功耗、面积（PPA）、设计规则、晶体管结构和互连技术。因此，不同厂商所称的1.4 nm并不一定具有完全相同的尺寸或密度。

比较节点时，不宜只看数字大小，还应同时关注PPA改善幅度、SRAM密度、工作电压、设计库成熟度、良率和量产条件。

1.4 nm世代主要追求三类改善：同等功耗下提高性能、同等性能下降低功耗，以及提高逻辑密度。TSMC公布的A14目标，相较N2可在同等功耗下最高提升约15%的速度，或在同等速度下降低最高约30%的功耗，逻辑密度提高20%以上。

对于AI/HPC，功耗和散热经常成为系统上限，因此降低同等性能下的功耗尤其重要。不过，密度提高并不必然意味着成本下降。工序、掩模和曝光时间增加，加上初期良率爬坡，都可能使首批产品成本上升。

先进节点的量产并不只取决于厂房是否建成。工艺设计套件（PDK）、客户试产与验证、良率、设备稼动率和供应链必须同时成熟，才能形成稳定供货。路线图上的年份通常表示开始投入生产，而不代表该节点已经全面普及。

目前业界将2028年前后视为1.4 nm世代的重要时间点。TSMC明确表示A14计划于2028年投入生产；在此之前，N2计划于2025年第四季度开始量产，其顺利爬坡是后续世代的重要基础。

AI芯片还大量依赖Chiplet、HBM和先进封装，因此1.4 nm的量产能力应与封装、测试以及成熟节点芯片的供应能力一起评估。

在TSMC的路线图中，N2是下一阶段的基础，A14则定位于后续主力世代。观察进度时，除了年份，还应确认PDK、试产、良率和稼动率分别处于什么阶段。

先进节点“开发”可能包括研究、试作、工艺验证和设计环境建设，并不等同于立即量产。Rapidus与IBM相关开发的意义，还包括在日本建立先进逻辑技术基础、提高供应稳定性、培养人才，并形成由材料、设备、检测、封装、EDA和IP组成的生态系统。

工艺复杂度上升会直接影响设备、人员和供应链。除昂贵的曝光设备外，检测、计量、洁净室、化学品与气体供应，以及设备维护和数据分析能力都会成为产能的一部分。

先进制程对工艺整合、良率改善和设备匹配人才的依赖更强。评估新建晶圆厂时，不能只看投资金额和建筑面积，还应关注人员计划、供应商本地化、先进封装与测试能力。

WSPM表示每月投入的晶圆数量，但投入量并不等于最终出货量。不同产品的层数、EUV使用层数、工艺周期和良率不同，都会影响实际吞吐量。AI产品还可能受先进封装和测试瓶颈限制，因此应把前道能力与最终产品供货能力分开看待。

EUV的重要性将进一步提高，但单纯导入EUV并不能自动实现微细化。光刻胶、掩模、缺陷检查、套刻精度、薄膜和蚀刻等周边技术必须同步提升。

High-NA EUV有望提高分辨能力，同时也会带来设备成本、运维、材料和掩模方面的新课题。最终竞争力取决于能否把新技术整合成稳定的量产流程。

此外，DTCO（设计与工艺协同优化）和DFM（面向制造的设计）将更加重要。同一个节点，客户能够获得的性能和成本也会因设计方法不同而变化。

缺陷密度、图形坍塌、套刻误差、线边缘粗糙度和薄膜波动都会影响先进节点的良率。尺寸越小，微小波动越容易造成失效。

量产中需结合统计过程控制（SPC）、缺陷检查与分析、设备匹配、工艺调校，以及DFM/DTCO逐步改善。初期竞争力往往不只在目标PPA，而在于多快提高良率和吞吐量。

AI/HPC对性能要求高，同时受功耗、散热和封装限制，因此最先进制程的价值较为突出。竞争也不只是“谁先缩小节点”，还包括良率、设计生态、长期供货、先进封装和HBM协同能力。

Samsung提出1.4 nm于2027年量产的目标。对客户而言，性能达到要求、按计划上市、数量充足且总成本可预测，四项条件同时成立才具有实际意义。

采用新节点通常经历需求定义、PDK与库评估、试产、性能与功耗验证、良率和可靠性确认，最后进入量产。NVIDIA、Apple等大型客户不仅关注峰值性能，也关注供货稳定性、交期、封装协同和包括掩模、设计、验证在内的总成本。

随着Chiplet普及，最先进节点往往只用于最能体现性能价值的部分，其他模块则继续采用成熟节点。这样的分工会影响1.4 nm的实际需求量。

1.4 nm晶圆指采用1.4 nm世代设计规则和工艺整合制造的先进逻辑芯片，并非晶圆材料本身的名称。节点数字不能简单视为实寸，应结合PPA、SRAM密度、良率和设计条件理解。

量产的重要时间点预计在2028年前后，但开始生产并不等于立即成为主流。技术上除EUV/High-NA外，还需要缺陷控制、计量检测、材料、DTCO/DFM和先进封装的整体配合。判断相关新闻时，应同时观察良率、产品组合、封装测试和整个制造链的成熟度。