什么是异质集成？

2026.03.02

异质集成是把采用不同功能、材料、工艺或制程节点制造的多个裸片，在一个封装内组合成系统的技术。它从单一芯片的微细化竞争，转向封装层级的系统优化。

受到关注的背景

制程微细化的成本持续上升，巨大单片芯片还会因缺陷概率增加而降低良率。同时，AI和HPC需要更大的计算量和内存带宽，单一芯片很难同时满足性能、功耗、面积和成本要求。

逻辑、存储器、模拟、射频、光子和电源器件可分别采用最适合的制程，再通过先进封装互连。这样能够提高良率、复用成熟IP，并在不把所有功能迁移到最先进节点的情况下降低成本。

Chiplet通常指可组合的小型裸片，异质集成则是把这些裸片整合成系统的方法。即使是同一制程的分割裸片也可称为Chiplet，而异质集成更强调不同功能与技术的组合。

2.5D封装通过硅中介层、桥接结构或高密度有机基板在平面内连接多个裸片；3D封装则进行垂直堆叠，以缩短信号路径并提高集成密度。实际系统也可组合两种方式形成多层结构。

HBM通过宽I/O接口在较低时钟下实现高带宽和低功耗，是AI加速器的重要组成。其集成需要同时解决大量通道的布线、供电、热扩散和测试问题。

设计必须在早期确定裸片尺寸、排列、互连资源、散热路径和测试策略，并同时评估性能、功耗、面积和成本。芯片、封装和系统团队需要共享一致的模型与版本数据。

高密度堆叠会加剧热集中；低电压大电流带来IR压降和电源噪声；高速I/O需要控制损耗、串扰和时序。还必须综合考虑已知良品裸片、组装良率、可测试性和返修性。

成功量产依赖晶圆厂、OSAT、基板、材料、设备和EDA供应商协作。标准化芯粒接口、PDK扩展、DFM/DFT规则和可靠性评价，将决定多供应商分工的可行性。

异质集成并非单纯替代微细化，而是面向系统性能和成本的整体优化。早期布局、多物理场分析、制造协同和测试设计，是实现其优势的关键。