什么是光电融合型 Chiplet？结构、优势与课题详解
随着数据中心和人工智能的快速发展，瓶颈已经不仅是计算性能本身，还包括“如何在芯片之间及设备之间传输数据（I/O）”。
本文所说的“光电融合型 Chiplet”，是指将承担光 I/O 的光子集成电路（PIC）和电子集成电路（EIC），以 Chiplet 的形式集成在计算芯片或交换芯片附近的一类封装方式。虽然业界对术语和具体结构尚未完全统一，但共同目标都是缩短电气互连距离，提高带宽密度和能源效率。
下面将系统介绍该技术受到关注的背景、基本结构、预期效果、研发与标准化趋势，以及实现商业化所面临的课题。
光电融合受到关注的背景（数据中心、AI与节能）
光电融合迅速受到关注，是因为 AI 时代的数据移动量急剧增加，同时电气互连在功耗、损耗和传输距离方面的限制也日益突出。
AI 性能并不只取决于 GPU 等计算单元的速度，还会受到 GPU 之间、GPU 与存储器之间以及服务器与交换机之间数据交换速度的限制。训练和推理规模越大，“计算单元等待通信”的情况就越多，I/O 性能也因此直接影响投资回报。
传统高速 I/O 主要通过提高电气 SerDes 的工作频率，并对损耗进行均衡补偿来提升性能。但频率越高，布线损耗和噪声问题越严重，用于补偿的 DSP 也会产生较大的功耗和热量。也就是说，电气互连往往面临带宽越高、功耗越大的结构性问题。
数据中心的用电成本和设备条件日益严苛，网络与 I/O 的功耗占比已不可忽视。如果能将光连接延伸至封装附近，就可避免长距离电气布线，并同时降低损耗、补偿负担和发热。因此，光电融合被视为兼顾性能与节能的一种解决方案。
光电融合型 Chiplet 的基本结构
光电融合型 Chiplet 并不存在唯一结构。目前既有将 PIC 与 EIC 作为独立芯片近距离布置的方案，也有将两者进行更紧密集成的方案。其共同思路是在计算芯片或交换芯片附近完成电信号与光信号之间的转换，从而减少长距离电气互连。
关键是将光器件从电路板边缘的可插拔模块中移出，放置到交换 ASIC 或 xPU 附近。这样可将必须采用电气连接的距离压缩至封装内部的极短范围，而将其余距离改由光传输完成。
采用 Chiplet 的意义在于，无需勉强将先进 CMOS 计算电路与适合光器件的工艺和材料集成到同一块大型芯片中。将功能分配到不同芯片，分别选用最合适的制造技术，再通过封装互连，通常更有利于提高良率、控制成本并缩短开发周期。
不过，光器件越接近计算芯片，“热”“供电”和“机械精度（光耦合）”方面的难度也越高。因此，光电融合型 Chiplet 不能只作为电路设计问题来考虑，而应作为包含 2.5D／3D 封装、光纤与波导布线以及散热设计在内的整体封装架构进行规划。
什么是光 Chiplet
光 Chiplet 是以 PIC（Photonic Integrated Circuit，光子集成电路）为核心，集成波导、调制器和光电探测器等光学元件的 Chiplet。它可以看作小型的“光收发引擎”，负责将电信号转换为光信号发送，并在接收端将光信号重新转换为电信号。
在 Co-Packaged Optics（CPO，共封装光学）的应用中，光 Chiplet 被布置在计算芯片或交换 ASIC 附近，甚至置于同一封装内部。其目的在于取消长距离电气连接，只在极短距离内使用电气互连，而将需要传输距离的区段交给光连接。
从更深层的意义看，光 Chiplet 不只是一个元件，而是将 I/O 从“外接”转变为“内置”的分界点。由于 I/O 被纳入封装设计，整个系统在带宽、功耗、冷却和维护方面的设计理念也会随之改变。
电子 Chiplet与封装的功能分工
电子 Chiplet 主要负责 xPU、交换 ASIC 和存储器等擅长的计算、控制及调度功能。光传输则更适合封装外部和设备之间等距离较长的区段，这部分由光 Chiplet 承担。
基本分工可以概括为“近距离用电，远距离用光”。封装内部布线较短，容易保证信号质量，可采用高密度电气连接；信号离开封装后立即转换为光信号，则可以尽量缩短需要应对损耗与噪声的电气区段。
为实现这一结构，2.5D（中介层）和 3D（堆叠）等先进封装技术十分重要。在实际设计中，还需要将对温度变化敏感的光器件布置在会产生热量的电子芯片附近，因此必须同时优化散热路径、电源配置、信号布线和光波导走向。
光电转换（E/O、O/E）及接口要点
将 E/O（电→光）和 O/E（光→电）的转换位置移至计算芯片附近，可以缩短电气布线、稳定信号完整性（SI），并降低对复杂均衡和 DSP 的依赖。越能避免勉强延长电气传输距离，就越容易降低每比特的传输能耗。
在封装方面，光输入输出接口（光纤耦合和波导耦合）的低损耗化及量产适应性是关键。由于微小的位置偏差也可能增加损耗，因此需要综合设计封装精度、粘接固定方式以及温度变化引起的偏移抑制措施。
激光光源的供给方式也是重要分支。光源是布置在封装附近，还是从外部供光，会影响热设计、维护性和成本结构。要实现普及，还需要建立涵盖电气芯片间连接、管理、测试和光接口的标准与互操作性。需要注意的是，目前 UCIe 规范主要面向封装内的电气芯片间连接，并不代表完整的光 I/O 标准。
光电融合型 Chiplet 将带来哪些变化
光电融合型 Chiplet 的价值不仅在于提高 I/O 速度，还在于它能改善影响 AI 基础设施总功耗和封装限制的系统级问题。
光电融合并不是简单地因为“光更快”就进行替换，而是改变已经成为瓶颈的 I/O 设计规则。系统设计不再完全受电气布线极限约束，而可以先确定所需带宽，再围绕这一目标优化冷却和封装。
I/O 改善后，计算单元的利用率也会提高，在相同功耗和相同设备数量下获得更高的有效性能。对于数据中心而言，这意味着除了增加 GPU 数量之外，还可能通过改善通信同时降低成本和功耗。
不过，并非所有场景都能获得同等效果。最有可能率先导入的，是交换机周边和大规模 GPU 集群等 I/O 占主导、且首先受到功耗和布线限制的领域。
带宽密度、传输距离与时延设计
电气布线的距离越长、频率越高，损耗越大，也越需要均衡和重定时处理，从而增加时延和系统复杂度。改用光传输后，长距离传输中的损耗不会像电气互连那样快速增加，因此更容易设计较高的总带宽。
如果能够高密度布置多个光通道，就更容易从封装附近引出大规模总带宽，缓解芯片间、电路板间和交换机周边的带宽不足问题。在 AI 集群中，通信等待会直接影响性能，因此扩大 I/O 带宽有助于提高计算资源利用率。
另一方面，光电转换、DSP 和协议处理本身也会产生时延。当光连接能够减少长距离电气布线所需的均衡和中继时，系统总时延可能降低，但实际效果取决于传输距离、转换方式和电路结构。需要避免将其理解为“改用光连接就必然降低时延”。
降低功耗与发热
在电气 I/O 中，用于补偿布线损耗的均衡电路和高速 SerDes 同样会消耗电力。光电融合通过缩短电气传输区段，有望减轻补偿负担并降低每比特传输能耗。但评估时必须将光源、调制器、驱动器、接收电路、DSP、控制电路和冷却系统纳入同一系统边界。
发热降低后，冷却所需的电力和设计余量也会减少。数据中心不仅受到 IT 设备功耗的影响，还需要考虑冷却和供电设施的总成本，因此 I/O 节能会同时影响运营费用和设备投资。
因此，评估时不能只比较单个器件的功耗，还应结合包含冷却和供电设施在内的系统整体能源效率、有效带宽和实际运行条件。
扩大连接距离（板内至机架间）
与电气布线相比，光传输受距离造成的高频损耗影响较小，更容易将高带宽连接延伸至板间、设备间和机架间。不过，光纤布线、光耦合、连接器以及清洁维护等新的设计要素也会随之增加，因此系统结构并不一定总会变得更简单。
传输距离限制放宽后，系统布局更容易优化。例如，可将计算资源集中在供电和冷却条件较好的位置，或重新设计网络层级以减少拥塞点，从而扩大机架尺度的设计自由度。
距离自由度有利于扩展，但维护性和总拥有成本仍需结合更换单元、光源位置、连接器结构和故障定位方法进行评估。
研发及生态体系建设趋势
商业化无法依靠单一技术领域独立完成。需要形成贯通半导体、光器件、封装、光纤与连接器、检测设备以及系统设计的生态体系。
目前，高密度光 I/O、低功耗调制与接收电路、2.5D／3D 封装、外部光源，以及适用于量产的光耦合和检测技术正在同步研发。除性能验证外，还必须确保产品在制造偏差和温度变化等实际使用条件下稳定工作。
产品化的评估指标也不只有传输性能，还需证明量产良率、装配与检测时间、供应链、现场维护性以及与现有系统的连接能力能够带来实际导入价值。
商业化路线图与未来展望
光电融合型 Chiplet 预计会首先应用于 I/O 带宽和功耗限制最为严苛的领域，并逐步扩大。初期可能以在封装附近完成光电转换的结构为主，随着封装与检测技术成熟，再向封装内部更高密度的集成发展。
光器件越接近计算芯片，电气布线越短，但热、供电、光耦合、测试和维修方面的难度也越高。因此，可插拔光模块和 CPO 等现有方式仍会长期并存，并根据不同用途选择最佳的光电转换位置。
今后的重点，是能否同时实现标准化接口、可量产的光学封装、已知良品芯片检测以及可更换、可维护的设计。技术路线图不会只由某个特定年份决定，而会随着性能、成本和可靠性之间的平衡逐步推进。
商业化面临的课题（封装、良率、标准化与成本）
光电融合型 Chiplet 虽然具有显著优势，但仍需跨越量产、封装和运行维护中的现实障碍。
封装是其中最困难的环节之一。光耦合容易因微小偏差而增加损耗，要在量产中稳定获得性能，必须建立包含对准、固定和温度变化耐受性的设计与工艺。还需要在同一封装中兼顾电气高密度集成与光学高精度装配。
良率与检测也是重要课题。电子电路的电气检测已经较为成熟，而光器件还需要进行光学特性检测和校准，这会增加工序时间和设备成本。划分为 Chiplet 后，各芯片的独立检测更为重要，但若测试策略不合理，成本也可能迅速上升。
标准化将直接影响普及速度。如果不同实现方式都采用专用接口，就难以确保互操作性和供应链多元化，也不易形成量产规模效应。除了电气芯片间连接，还需要推进光接口、管理和测试方式的共通化。在成本方面，则应综合考虑光源配置与维护、整个封装的良率和现场更换性，并找出与可插拔方案相比在总成本上具有优势的应用。
总结：光电融合型 Chiplet 带来的下一代 I/O
光电融合型 Chiplet 是重新审视 AI 时代 I/O 限制，并重新设计带宽密度、传输距离、功耗和封装之间权衡关系的技术。
沿用传统电气布线，带宽越高，功耗和发热往往越大，传输距离限制也越严格。光电融合型 Chiplet 通过将光电转换移至计算芯片附近，缓解这一结构性劣势，重新扩大 I/O 设计自由度。
其效果不仅是高速化，还可能通过节能和放宽封装限制，影响 AI 基础设施的整体扩展策略。特别是在大规模集群中，通信性能改善可以提高计算单元的有效性能，从相同设备中获得更大价值。
另一方面，该技术仍面临量产封装、热、检测、标准化和成本等课题，必须依靠整个生态体系的成熟。导入效果会因用途和系统结构而异，因此应从系统整体的性能、功耗、可靠性和维护性出发，而不能只看单个器件指标。
光学封装中的姿态与平行度管理
为了对 PIC 和光纤阵列等器件进行低损耗连接，光电融合型 Chiplet 的装配工艺需要适当管理光学部件之间的角度、高度和平行度。
在确认相对表面的平行度时，可使用能够插入两表面间隙并将平行度数值化的平行度传感器 KW-0007。需要同时确认光学部件或治具的倾斜（θX、θY）与高度（Z）时，可参考一体型位移倾斜传感器 SH-3100／SH-3200。